欢迎访问SMT设备行业平台!
行业资讯  >  行业动态  >  芯片衬底为何钟爱〈100〉晶向?
芯片衬底为何钟爱〈100〉晶向?
11 小时前   浏览:40   来源:小萍子

在芯片制造中,“衬底”不仅决定了晶圆的物理基础,更深刻影响着器件的电气性能、可靠性、良率以及工艺兼容性


但你有没有注意到?绝大多数的CMOS芯片,都采用〈100〉晶向的硅衬底。为什么几乎整个行业都“钟爱”〈100〉晶向?今天我们从材料结构、器件特性到工艺可控性,一文讲清楚。





一、什么是“晶向”?


硅是一种具有金刚石立方结构(diamond cubic)的单晶材料。


简单理解,就是硅原子在空间中按一定规则排列,不同的切割方向就对应不同的晶向(crystal orientation)


常见的几种晶向有:


  • 〈100〉
  • 〈110〉
  • 〈111〉


每种晶向的原子排列密度、键角、表面悬挂键数量都不同,这些差异会直接影响到氧化速率、界面质量、载流子迁移率、以及刻蚀行为




二、为什么CMOS工艺几乎都用〈100〉晶向?


1. Si/SiO₂界面质量最好


MOS器件的核心在于氧化层界面质量。


实验发现:



晶向



界面陷阱密度(Dit)



特点



〈100〉



最低



界面最稳定



〈110〉





可接受



〈111〉



最高



容易产生悬挂键



〈100〉表面的硅原子每个有2个悬挂键,氧化后容易形成平整、稳定的SiO₂界面层,界面态少、漏电低。相反,〈111〉晶向原子密度更高,键角复杂,容易形成陷阱态,造成阈值漂移与可靠性下降





2. 电子迁移率最高,综合性能最佳


在相同电场条件下:


  • 电子迁移率(NMOS):〈100〉最高
  • 空穴迁移率(PMOS):〈110〉最高


但由于CMOS电路要同时包含NMOS和PMOS,〈100〉晶向在两者之间取得了最优平衡点。它既能保证NMOS速度快,也能保证界面态低、噪声小,是性能与稳定性的最佳折中。




3. 氧化速率适中,厚度控制精准


在热氧化工艺中:



晶向



氧化速率



〈111〉





〈100〉



中等



〈110〉





〈100〉晶向的氧化速率既不太快,也不太慢,氧化层厚度更容易精准控制。这对于栅氧厚度只有几纳米的现代制程来说至关重要。




4. 刻蚀形貌规则、工艺可控性强


〈100〉晶面结构平整、原子排列规则,具有优良的各向异性刻蚀特性


例如在KOH或TMAH湿法刻蚀中,可以形成规则的V形槽和直角沟槽,非常适合微米级图形加工。同时,〈100〉晶圆在机械加工和CMP抛光时也更稳定,不易产生应力缺陷,适合大规模量产




三、不同晶向的综合对比



性能指标



〈100〉



〈110〉



〈111〉



界面陷阱密度



★最低







NMOS电子迁移率



★最高



较高





PMOS空穴迁移率





★最高





氧化速率



★中等







刻蚀可控性



★最佳



一般





工艺适配性



★最佳



次优



较低



典型应用



主流CMOS芯片



特定SOI/FinFET工艺



MEMS结构等





四、特殊情况下的“非〈100〉”选择


虽然〈100〉是主流,但在某些特定场景下,其他晶向也有独特优势:


  • 〈110〉晶向:提高PMOS性能,用于高迁移率SOI工艺;
  • 〈111〉晶向:MEMS或传感器领域,用于形成自然倾角的侧壁结构;
  • 〈113〉晶向:在部分高k栅介质研究中出现,用于优化界面应力与生长行为。




五、学芯屋总结


芯片选择〈100〉晶向,是性能、可靠性与工艺稳定性的“黄金平衡点”。它让Si/SiO₂界面最干净、电子迁移率最高、氧化可控性最好——这就是为什么半导体制造几十年来始终“钟爱”〈100〉晶向。


头条号
小萍子
介绍
推荐头条