Threshold System Inc 位于美国犹他州斯普林代尔（Springdale），是一家专业从事教授半导体行业高质量课程和咨询服务的公司。基于该公司资料 22nm Gate Last FinFET Process Flow，本文摘取一些关于 Fin 工艺内容分享给大家。
选择重掺 P+ 型衬底，晶向为<100>，电阻率为 0.01 Ω-cm；其中轻掺 P- 型外延（Epi），晶圆正面覆盖一层 1μm 厚的硅，电阻率为 14 Ω-cm。先用 Piranha+HF+SC1+SC2 清洗晶圆，其中 Piranha 用来去除有机物；HF 用来去除二氧化硅；SC1 用来去除颗粒物；SC2 用来去除金属离子；之后用热氧化工艺生成厚度为 50Å 的屏蔽氧化层（Screen oxide）。
首先使用六甲基二硅氮烷（HMDS）涂底，然后覆盖光刻胶和顶部抗反射涂层（TARC）。软烘烤光刻胶，使其具有一定的结构完整性。经曝光和显影后，图案覆盖部分区域并暴露离子注入区域。左侧区域进行硼离子注入，形成 P 阱，之后用氧等离子体去除先前使用的光刻胶，并用 Piranha 清洗晶圆，氧化层再次暴露出来。类似 P 阱制备，同样先使用 HMDS 涂底，然后覆盖 TARC 和光刻胶。经曝光和显影后，图案覆盖 P 阱并暴露离子注入区域。右侧区域进行磷离子注入，形成 N 阱。之后用氧等离子体去除先前使用的光刻胶，并用 Piranha 清洗晶圆，氧化层用 HF 去除掉。
在完成阱相关离子注入，并去除光刻胶和 Screen Oxide 后，晶圆需在 1000℃ 下进行10秒的快速热退火（RTA），以激活注入的掺杂剂。退火会使掺杂原子具有电活性，并修复注入过程中对硅晶格造成的损伤。之后用 Piranha+HF+SC1+SC2 清洗晶圆，再用热氧化工艺生成厚度为 100Å 的衬垫氧化层（Pad oxide），以缓解后续氮化硅对晶圆造成的不良影响。因为氮化硅是一种具有较强应力的薄膜材料，硅和氮化硅具有不同的热膨胀和收缩系数。若氮化硅直接沉积在硅表面，当晶圆受热或冷却时，膨胀或收缩都可能会造成晶圆内部出现位错。
注意，接下来的工艺是要形成 Fin ，其宽度约为 10nm。由于普通的光刻工艺无法形成如此窄的线条，因此后续会使用自对准双重图案化（SADP） 工艺。它是通过侧壁间隔物（Sidewall spacer） 作为刻蚀的硬掩膜（Hard mask）来间接形成 Fin。不过使用高分辨 EUV 光刻机可以直接图案化并形成 Fin。在衬垫层上使用化学气相沉积（CVD）形成一层厚度为 1000Å 的氮化硅层，作为后续化学机械研磨（CMP）工艺的停止层；之后，在氮化硅上再沉积一层厚度为 2000Å 的非晶碳（Amorphous carbon）作为牺牲层，又称为心轴（Mandrel）。在非晶碳上覆盖一层底部抗反射涂层（BARC）；之后再旋涂一层光刻胶并做软烘烤，经曝光和显影后，实现心轴图案化（Mandrel patterning）。
以光刻胶为掩膜，向下高度各向异性刻蚀非晶碳到氮化硅层停止，之后用氧等离子体去除先前使用的光刻胶和 BARC，并使用 Piranha 清洗晶圆，然后于 SC1 中超声。
使用 CVD 工艺在表面沉积一层薄的氧化层，然后使用高度各向异性刻蚀氧化层到氮化硅层停止，在非晶碳（心轴）侧壁形成线宽很窄的间隔物（Spacer)，之后晶圆于 SC1 中超声清洗。
使用同向刻蚀有选择的移除非晶碳（心轴）层，到氮化硅层停止。之后，将间隔物（Spacer）作为硬掩膜，高度各向异性刻蚀氮化硅，到衬垫层停止。
接下来，使用间隔物和氮化硅作为硬掩膜，各向异性刻蚀穿越氮化硅层、衬垫层和外延层并进入阱区域。在整个刻蚀过程中，刻蚀压力和能量不断降低，以形成一个倾斜的 Fin。特别是为了在 Fin 的底部形成一个光滑的弯曲面，在刻蚀的末尾尤其如此。在刻蚀后，间隔物被移除，顶部的氮化硅层变圆并缩小。注意，这是一项极具挑战性的工艺，因为刻蚀必须在阱内终止，而且没有任何停止层来控制该进程。
之后用 Piranha+HF+SC1+SC2 清洗晶圆，再用热氧化工艺在沟槽中生成厚度为 20Å 的氧化层，它可以缓解沟槽上下角周围硅的应力。
使用同向刻蚀有选择的移除氧化层，然后将一层厚厚的光刻胶旋涂到晶圆上，奇数的 P/N 阱中间的多余的 Fin 被暴露出来，后续会被刻蚀移除。移除多余 Fin，主要是为了方便调制阱中驱动电流。
