一、背景:从“理想栅”到“真实结构”的距离
在MOSFET的理论模型中,我们通常假设多晶硅栅(poly gate)正好位于沟道上方,栅氧化层(gate oxide)与沟道区完美对齐,源极与漏极之间的电场分布对称且均匀。
但在真实工艺中,这种理想边界并不会存在。在刻蚀、氧化、沉积、离子注入、再生长(reoxidation)等步骤中,栅边缘往往会出现细微的形貌特征,其中最常见的一种,就是poly protrusion(多晶硅凸出)。
这个“凸出”虽然尺寸往往只有几纳米到十几纳米,但它对器件的电气特性、可靠性以及短沟道效应(Short Channel Effect, SCE)都有不可忽视的影响。
二、什么是 Poly Protrusion?
Poly protrusion 是指:
这意味着:
Poly并非严格停在active边界;
它“探”进了LDD或extension区域;
这个区域的下方仍然有轻微的氧化层,但厚度、界面状态与沟道下方并不完全一致。
三、形成机理:它不是设计,而是“工艺的自然结果”
Poly protrusion的出现与多个关键制程步骤有关:
四、Poly Protrusion 的物理作用与影响
下面从器件物理角度详细解释它的作用。
1. 改善短沟道效应(Short Channel Effect, SCE)
短沟道效应的本质是:
当沟道变短时,源漏的电场相互干扰,使得沟道势垒降低,阈值电压(Vth)下降,漏电流上升。
Poly protrusion 通过向源漏延伸几纳米,相当于:
结果:
2. 优化电场分布,减少热载流子效应(HCI)
HCI 效应通常发生在栅边缘的高电场区域。Poly protrusion 的存在使得栅电场分布更平滑:
结果:
器件可靠性提升,阈值漂移速率降低。
3. 调节 Gate-to-Source/Drain 重叠电容(Cov)
Poly protrusion 的延伸使得栅与源漏之间的重叠面积略有增加。
这会带来两个相对对立的影响:
项目 | 影响 |
---|---|
正面效果 | 改善SCE、增强栅控能力 |
负面效果 | 增大寄生电容,降低开关速度 |
在高性能逻辑电路中(如CPU逻辑单元),可能希望protrusion尽量小以提升速度;然而在高可靠性应用中(如SRAM、模拟电路),则希望保留一定长度以提升阈值稳定性。
4. 匹配性与对称性问题
在模拟电路(如差分对输入级)中,如果poly protrusion在左右晶体管上不一致,会造成:
因此在layout设计中,通常会通过:
在FinFET中虽然栅结构从平面变为环绕式栅(wrap-around gate),但类似的“protrusion”效应依然存在:
在GAA(Gate-All-Around)结构中,类似效应体现在:
Gate metal包裹纳米线(nanosheet)时的延伸长度(gate overlap region)。
在先进制程中,这种延伸往往成为精准调节阈值电压、控制短沟道效应的重要参数。
作用方向 | 效果 | 备注 |
---|---|---|
有效沟道长度 | 稍微增加 | 改善短沟道效应 |
电场分布 | 更平滑 | 减少热载流子损伤 |
阈值电压 | 稍上升 | 稳定性增强 |
重叠电容 | 稍增加 | 速度略降 |
匹配性 | 取决于对称性 | 模拟电路尤为敏感 |
Poly protrusion 是半导体制造中一个“工艺生成、性能优化”的细节,它以纳米级的延伸,换来的是器件的可靠性与短沟道控制。