集成电路的制造过程涉及到许多的工艺步骤，刻蚀工艺就是众多工艺中的一种，这是一项微电子领域的核心技术，它涉及根据预设的图形或掩模样式，对半导体衬底表层或其上的薄膜进行有选择性的去除的工艺。

刻蚀工艺通常用于选择性刻蚀和去除半导体基片或表面涂层薄膜，并经常与光刻和沉积工艺相结合，以实现图形图案的转移。

下图是半导体衬底上对薄膜刻蚀前后的对比图：

等离子刻蚀和沉积技术由于工艺精度不断提高，已成为主要的刻蚀的加工方法。在制造芯片的过程中，光刻和刻蚀和沉积工艺会作为一种简单的循环（loop），这种循环会一直重复进行，直到达到预期的结构和理想的精度要求。

对刻蚀工艺的简单描述是：首先在衬底结构上沉积图案薄膜，这种沉积后的薄膜一般称作掩膜（mask），然后用称为光刻胶（photoresist）的感光材料进行覆盖，并用图案光罩照射，使其暴露在光线下，这一步骤称之为曝光。

光刻胶大致可分为两种类型，一类是正性光刻胶，它的优点是图案辨识度高，加工灵活性好，在先进技术节点下能实现更小特征尺寸的图形转移；但是耐蚀性相对较差，在刻蚀等后续工艺中，对底层材料的保护能力不如负性光刻胶。

另一类是负性光刻胶，它的优点是耐蚀性较好，适合需要较厚光刻胶层来保护底层材料的应用，在大多数实际刻蚀工艺中都选择负胶作为保护掩膜的材料。

随后，将晶圆没入显影液中，以去除光刻胶上已被曝光的部分，接着，把光刻胶上未被曝光的部分转移到掩膜之上，从而塑造出所需的图案，这一过程被称之为显影。

未被曝光部分的光刻胶则通过化学反应、物理轰击的方式，或者以两者结合的方式进行刻蚀。刻蚀后，去除光刻胶，留下带有特征图案的薄膜。以上的过程是大致的特征图形转移的过程，在制备器件的过程中，这些步骤会重复多次，从而形成符合特定要求的器件结构，因此，可以说刻蚀工艺的先进程度在某种程度上决定着器件的性能。与传统的刻蚀方法相比，等离子体刻蚀具有更好的各向异性、低能量损伤、灵活性、可重复性、更高的刻蚀速率和可控性。

湿法刻蚀工艺在集成电路领域应用广泛，其本质是一个纯粹的化学反应过程，是利用液态的化学试剂（或腐蚀液）与待刻蚀材料发生化学反应的方式，形成可溶于水的反应副产物，从而将不需要的材料去除。

这种化学反应通常基于氧化还原反应、酸碱中和反应等。

例如，在硅的湿法刻蚀中，常用的腐蚀液是氢氟酸（HF）和硝酸（HNO₃）的混合溶液，硝酸起到氧化作用，将硅氧化成二氧化硅，氢氟酸则与二氧化硅反应生成可溶于水的六氟硅酸（H₂SiF₆），从而实现刻蚀的效果。

从刻蚀工艺的发展历史中来看，人们最早使用的刻蚀工艺是湿法刻蚀，早期主要用于硅片表面的清洁和简单刻蚀。20世纪60年代，用化学试剂处理硅片时会表现出取向和浓度依赖性。在这一阶段，湿法刻蚀主要基于简单的酸碱溶液，例如，使用KOH溶液作为刻蚀剂时，不同晶体取向的刻蚀速率不同。

随着集成电路技术的快速发展，湿法刻蚀工艺得到了进一步优化。人们开始系统地研究不同刻蚀剂对不同材料，如硅、二氧化硅 (SiO2) 和氮化硅 (Si3N4) 等材料的刻蚀速率和选择性。

随着微电子器件尺寸的不断缩小，湿法刻蚀工艺需要更高的精度和选择性。研发人员开发了各种新型刻蚀材料和添加剂，以实现对刻蚀速率和刻蚀后的轮廓的精确控制。

湿法刻蚀仍然是现代半导体制造重要工艺之一，特别是在微机电系统（MEMS，Micro-Electro-Mechanical System）和纳米级器件的生产中。

在实际的刻蚀过程中的，其重点和难度在于必须关注特征图形转移的精度，因此，在理想的刻蚀工艺过程中，我们期望在刻蚀过程中样品损坏较少、刻蚀速度较快、选择性较高、特征轮廓形貌达到预期效果、各向异性较好等。

下图是湿法刻蚀与干法刻蚀效果对比图：

由于湿法刻蚀主要采用化学反应来进行刻蚀，因此只能实现各向同性的刻蚀，即使能达到较高的选择比，但刻蚀过程中的溶液中引起的毛细管效应仍是一个无法有效解决的问题；这种问题使得在刻蚀高深宽比结构的时候更容易出现粘连的现象。目前，湿法刻蚀的优点是选择比高、成本低，一次可以刻蚀大批量的晶圆，但刻蚀剂（溶液）难以长时间保存，且由于湿法刻蚀工艺的刻蚀速率难以保持稳定，所以会对刻蚀的均匀性有着很大的影响，因此湿法刻蚀一般只用于非关键尺寸工艺，在刻蚀高密度、高精度结构有一定的局限性。

干法刻蚀技术是利用等离子体来实现刻蚀的过程。一旦气体被引入腔体中，它们会被电离进而转化为等离子体状态。

等离子体概述

20 世纪20年代，Langmuir及其合作者首次提出等离子体概念，它是由电子、带电离子以及中性粒子所构成的，具有高度电离特性，整体呈现电中性。作为区别于固态、液态和气态的第四种物质形态，等离子体存在于宇宙的各个角落。

其独特的带电粒子组成赋予了等离子体两个显著特性：优异的导电性和与电磁场的强耦合效应。这些可控特性使其在工业领域，尤其是半导体制造技术中发挥着不可替代的重要作用。

其中射频放电产生的等离子体包含了电容耦合等离子体和电感耦合等离子体，电感耦合等离子体（Inductively Coupled Plasma, ICP）是借助于高频电磁场的感应耦合机制，生成的高能密度等离子体状态。

其工作原理可分为以下几个关键过程：首先，在反应腔室内通入所需工艺气体，并对腔室外部的感应线圈施加13.56 MHz的标准射频信号。依据法拉第电磁感应定律，当通过线圈的磁通量随时间发生变化时，线圈内部将激发产生交变电流，此电流在腔室内激发起时变磁场，进一步引发环向电场的感应生成。在环向电场的作用下，电子被赋予加速度，当其积累足够的能量时，系统进入以感应耦合为主的电磁模式（H模式）。

值得注意的是，在线圈两端施加射频功率时会产生数百至数千伏的电压降，由此形成的静电场可导致气体击穿，形成静电模式（E模式）。

系统的放电模式与输入功率密切相关：低功率条件下以E模式为主，等离子体密度较低；高功率条件下则主要呈现H模式特征。

在等离子体状态下，其展现出两个显著特性：

一是，等离子体中的气体相较于常态，展现出较高的化学活性。这意味着我们可以根据待刻蚀材料的特性，选择恰当的刻蚀气体（即反应剂），从而加速与材料的化学反应，达到刻蚀目的。

其次，等离子体可通过电场进行导向和加速，使其携带一定的能量。当这些高能量的等离子体以加速度撞击被刻蚀物表面时，通过物理能量的传递机制来完成刻蚀。

因此，干法刻蚀实际上是物理与化学双重作用下的结果。

等离子体干法刻蚀技术的独特之处在于，它不仅能够执行各向异性刻蚀，还能够保持在特征临界尺寸极小的情况下，进行精确的图形转移。

干法刻蚀工艺是各类干法刻蚀技术的总称，这些干法刻蚀工艺是根据当时的需求逐步发展起来的。

离子束刻蚀是湿法刻蚀的第一代替代方法，它使用高能离子束（100seV-1000seV）对材料以物理轰击的形式完成刻蚀，这一类刻蚀工艺具有很强的各向异性。

尽管工业上能够实现所需的高能量，并且能够达到足够高的刻蚀速率，但这会不可避免地损害基底表面，深度可能达到数十微米。

此外，粒子轰击过程中杂质的注入会在晶圆表面造成显著的缺陷，并引入一定量的杂质密度。

Coburn和Winters于1979年发现，当氩离子束与热XeF2气体产生的氟原子通量结合在一起时，会产生协同效应，刻蚀速率会增加，因为混合气体的通量要比单独使用其中一种气体产生的通量大一个数量级甚至更多。

另外，通过离子通量的活化作用，使得刻蚀过程中的各向异性得以保持，这一过程被命名为离子增强刻蚀，或者称为反应离子刻蚀（Reactive Ion Etching, RIE）。

后来，在80年代后期，电容耦合等离子体（Capacitively Coupled Plasma，CCP）技术成熟，广泛应用于介质刻蚀（如SiO₂）。

在二十世纪九十年代，电感耦合等离子体（Inductively Coupled Plasma，ICP）和电子回旋共振（Electron Cyclotron Resonance，ECR）技术逐渐商业化，这两种技术的出现显著提升等离子体密度和刻蚀速率，最常见的高密度等离子体是电感耦合等离子体。

下图是对半导体材料采用干法刻蚀后的典型形貌：

随着时代的发展，在21世纪初期，原子层刻蚀（Atomic Layer Etching, ALE）技术提出，可以通过循环的钝化与刻蚀步骤实现原子级尺度的刻蚀。随着特征尺寸进入3nm以下节点，要求刻蚀工艺具备亚纳米级均匀性和高选择比，研究逐渐向机器学习优化工艺参数等方向发展。

伴随刻蚀工艺向精密化发展，在刻蚀过程中常遇到工艺难题，这些难题包括以下现象：

1、微沟槽效应(microtrenching effect)

在微电子制造中，采用高密度等离子体刻蚀反应器时，因离子通量显著增加及高能粒子在掩模和沟槽侧壁的镜面反射，导致通量聚焦于沟槽角落，引发局部刻蚀速率激增（即微沟槽效应）。总的来说，微沟槽效应是由于撞击离子几乎垂直于晶片表面，在某些情况下，这可能导致垂直侧壁的近镜面反射，增加特征底部附近的离子通量，从而形成微沟槽，这是一种不期望的效应。

刻蚀轮廓底部的微沟槽效应如下图所示：

2、刻蚀轮廓侧壁的弯曲效应（bowing effect）

在C4F6/CH2F2/O2/Ar等离子体中，对高深宽比二氧化硅接触孔的刻蚀曲线进行了长时间试验，研发发现：侧壁弯曲是由于掩膜斜坡上溅射颗粒的再沉积导致颈缩，而掩膜斜坡上反射的离子导致弯曲。

刻蚀轮廓侧壁的弯曲效应如下图所示：

3、刻蚀轮廓掩膜下方的底切效应(undercutting effect)

底切效应是刻蚀过程中的各向同性刻蚀的结果，各向同性意味着在刻蚀过程中对各个方向的刻蚀速率是大致一样的，这种各向同性的刻蚀会造成掩膜下方的部分被过多的刻蚀掉，因此，底切效应也被称为过刻蚀。

当各向同性成分较强时，例如，用含F量较高的SF6作为刻蚀剂时，会观察到与湿法刻蚀类似的轮廓。

这是由于中性自由基以发生化学反应的方式进行刻蚀所造成的。不过，可以通过增加垂直分量，相对可以减少底切的发生。为了避免在这些情况下完全底切，侧壁保护方案是必要的。通常，偏压的施加导致形成有助于这种侧壁保护的副产物，例如Al刻蚀期间的抗蚀剂侵蚀。

刻蚀轮廓掩膜下方的底切效应如下图所示：

4、负载效应(Aspect Ratio Dependent Etching, ARDE)

负载效应（Aspect Ratio Dependent Etching，ARDE）或“RIE滞后”是指在等离子体干法刻蚀工艺中，刻蚀速率随着刻蚀结构深宽比（深度与宽度之比）的增加而显著降低的现象。

这种现象在高深宽比（如深孔、窄槽）结构中尤为明显，导致不同尺寸或形状的刻蚀特征在相同工艺条件下表现出非均匀的刻蚀结果。随着刻蚀进程的进行，当沟槽的深宽比增加，刻蚀速率随之降低，或者在极端情况下，刻蚀停止。

这种情况会在较小的特征图案中发生得更快，这意味着当具有不同直径的结构在同一晶片上进行刻蚀时，较小的特征图案的刻蚀会变得更慢。

一般来说，造成ARDE的主要因素有很多：刻蚀结构底部的离子通量损失以及中性阴影和克努森传输导致的活性中性物质耗竭。一方面来说，进入较深沟槽的自由基通量是刻蚀动力学的关键，而沟槽底部氟含量的耗竭则是ARDE的根本原因。另一方面，ARDE是一种传输现象的结果。长径比越高，反应物越难到达沟槽底部，副产物越难逃逸。这种传质速率随刻蚀进程而变化，导致刻蚀速率随刻蚀进程而降低。

负载效应是由刻蚀系统特点决定的，普遍存在于所有的反应离子刻蚀中，为了缓解该效应对刻蚀结果的影响，一方面需要更高密度、分布更均匀的等离子体，另一方面，可以在反应气体中加入辅助气体以稀释和均匀等离子体、提升真空系统性能以加快等离子体的交换和刻蚀产物抽除、以及在设计光刻板时注意平衡图形密集程度等。

负载效应示意图如下所示：

在FinFET和GAA（全环绕栅极）器件制造中，硅沟槽侧壁的刻蚀角度偏差需控制在±0.5°以内，这对等离子体密度的空间均匀性提出了近乎苛刻的要求。在金属材料刻蚀中，ICP 技术被用于铝（Al）、铜（Cu）等金属互连层的图形化工艺。通过优化气体成分和工艺参数，ICP能够实现金属材料的高精度刻蚀，同时减少残留物和表面粗糙度，确保器件性能。

此外，在微机电系统(MEMS)和三维闪存(3DNAND)等先进器件制造中，ICP刻蚀技术被广泛用于实现高深宽比结构的刻蚀。

其高密度等离子体和独立控制离子能量的能力，确保了刻蚀的垂直性和均匀性，满足复杂三维结构的加工需求。

然而，随着器件尺寸微缩至3纳米以下，ICP工艺面临更高挑战。对于由多种材料组成的多层结构，ICP刻蚀技术通过动态调节功率、气压、气体组分等工艺参数，能够精准控制不同材料的刻蚀速率差异，在集成电路的多层互连结构中，这种选择性刻蚀能力使得金属层与介质层之间的界面过渡更加清晰，有效避免了过刻蚀或残留缺陷。在涉及氮化硅、低介电常数材料等复合介质层的刻蚀中，该技术通过优化离子能量分布与自由基浓度配比，可在保持关键尺寸精度的同时实现材料间的高选择比。对于二维材料、有机半导体等敏感体系，ICP刻蚀通过降低离子轰击抑制高能电子通量，显著减少了晶格损伤与表面化学修饰，使刻蚀后的材料表面完整性得以维持，确保了载流子迁移率与界面态密度的稳定性，可靠性。这种特性使其在先进节点半导体制造中尤为重要！

参考文献：

(1)雷雨璋 先进等离子体干法刻蚀工艺形貌效应仿真与验证研究[D].

(2)杨鹏 双层堆叠的三维相变存储器刻蚀工艺研究[D].

(3)宋昊宇 基于CF_4等离子体二维流体模型的ICP刻蚀设备结构优化与工艺参数分析[D].

(4)李瑞山 二维MoTe_2控制生长与晶体管构筑研究[D].

(5)Introduction to Fabrication© 2020-2025 Micron Technology, Inc. All Rights Reserved. Used with permission.