提到先进封装的垂直互连技术，大家首先想到的肯定是铜TSV（硅通孔）——作为3D堆叠、Chiplet集成的核心技术，铜TSV已经撑起了高端芯片的互连骨架。但随着芯片集成度越来越高，铜TSV的瓶颈也越来越明显：电阻偏高、电迁移风险、热膨胀系数失配等问题，正在制约更高性能芯片的发展。这时候，碳纳米管（CNTs）TSV横空出世，凭借超高导电、高热导、耐迁移的优势，成为垂直互连的“潜力股”。那么你知道CNTs TSV的核心制备工艺到底靠谱在哪，又面临哪些卡点吗？

CNTs TSV的制备逻辑和铜TSV有共通之处，比如都需要先在硅片上制作深孔阵列，但关键差异在于“填充材料的制备与集成”——铜TSV靠电镀填充铜金属，而CNTs TSV则是通过化学气相沉积（CVD）生长碳纳米管束，这也是两者工艺难度的核心分水岭。研究数据显示，单壁碳纳米管的电导率是铜的10倍以上，热导率是铜的3倍，用它做TSV，能让垂直互连的信号延迟降低40%，散热效率提升60%，完美适配AI芯片、高性能计算芯片的高密互连需求。

目前行业内主流的CNTs TSV制备方法有两种，各有优劣，适用场景也不同。第一种是直接生长法，也是目前最成熟、最接近产业化的路径，核心思路是“在硅深孔内直接长出垂直排列的碳纳米管束”，全程无需后续填充，工艺步骤相对简洁。具体流程可以分为四步：第一步是深孔制备，通过光刻定义孔阵列图案，再用深度反应离子蚀刻技术在硅片上刻出盲孔，这一步和铜TSV的深孔制备工艺基本一致，关键是控制孔的垂直度和侧壁光滑度，避免影响后续碳纳米管生长；第二步是催化剂沉积，通常采用铁作为催化剂，通过蒸发+剥离工艺，只在盲孔底部选择性形成一层薄催化剂膜——这一步是核心关键，催化剂的均匀性直接决定碳纳米管的生长质量，一旦催化剂分布不均，就会导致碳纳米管束生长杂乱，影响互连性能；第三步是CVD生长，将硅片放入低压CVD设备，通入乙炔（C2H2）作为碳前驱体，在700-1000℃的中高温环境下，让碳纳米管沿着催化剂位点垂直生长，最终填满整个盲孔；第四步是减薄抛光，通过化学机械抛光（CMP）等工艺，将硅片正反两面减薄抛光，直到孔内的碳纳米管束两端完全暴露，形成完整的垂直互连通道。

直接生长法的优势很明显：工艺步骤少，碳纳米管束与硅孔的结合更紧密，互连可靠性更高，而且全程无需使用复杂的填充工艺，成本相对可控。但它也有个致命短板——高温工艺的兼容性问题。CVD生长碳纳米管需要700-1000℃的高温，这个温度只能在硅片的掺杂、金属化等前道工序完成前进行，一旦硅片完成后道的器件制备，高温会直接破坏已有的晶体管结构。这就意味着，直接生长法只能适用于前道半导体制造商，无法兼容后道封测的TSV制备流程，限制了其应用场景。

第二种方法是双晶圆法，核心思路是“先在一个衬底上生长碳纳米管束，再转移到带有深孔的硅片上”，试图解决高温工艺的兼容性问题，但目前还停留在实验室研究阶段。具体流程分为五步：第一步是碳纳米管预制，选择一块衬底，通过光刻图案化后，在上面生长出垂直排列的碳纳米管束；第二步是硅片深孔制备，在目标硅片上用DRIE工艺刻出贯穿的深孔阵列，再经过减薄抛光，确保孔的两端都能完全暴露；第三步是晶圆对齐，这是整个工艺最棘手的环节——需要将预制好碳纳米管束的衬底和带有深孔的硅片精准对齐，让碳纳米管束刚好插入深孔中，对齐精度要求达到微米级，稍有偏差就会导致互连失败；第四步是固定与修剪，对齐完成后固定两片晶圆，再通过抛光工艺去除多余的碳纳米管；第五步是衬底释放，将预制碳纳米管的衬底剥离，最终形成碳纳米管束填充的TSV结构。

双晶圆法的最大优势是“高温工艺与目标硅片解耦”——碳纳米管的生长在独立衬底上完成，目标硅片无需经历高温，完美兼容后道封测流程，适用场景更广泛。但它的问题也很突出：首先是对齐难度极大，规模化生产中要保证每一个深孔都精准匹配碳纳米管束，目前的设备精度还难以实现；其次是碳纳米管束与深孔的接触电阻问题，转移过程中很容易出现接触不良，影响互连性能；最后是工艺步骤繁琐，成本居高不下，这些问题导致双晶圆法目前只能用于实验室研究，距离产业化还有很远的距离。

除了两种方法各自的瓶颈，CNTs TSV的规模化还面临两个共性难题：一是催化剂的稳定性，目前铁催化剂在高温生长过程中容易团聚，导致碳纳米管生长质量波动，影响TSV的一致性；二是碳纳米管束的致密化问题，生长出的碳纳米管束存在空隙，会降低其导电和导热性能，需要后续通过额外工艺致密化，这又会增加工艺复杂度和成本。不过好消息是，国内外研究机构都在积极突破——清华大学团队通过优化催化剂制备工艺，将碳纳米管束的生长均匀性提升了60%；台积电则在探索低温CVD工艺，试图将生长温度降至400℃以下，解决与后道工艺的兼容性问题。

从行业意义来看，CNTs TSV的突破不仅能解决铜TSV的性能瓶颈，更能推动3D堆叠封装向更高密度、更高性能升级。随着Chiplet技术的普及，芯片的垂直互连密度已经从每平方毫米数百个提升到数千个，未来还会向数万个迈进，铜TSV的性能已经跟不上需求，而CNTs TSV正是解决这一问题的关键技术。虽然目前还面临工艺兼容、规模化生产的挑战，但随着研究的深入，这些问题大概率会逐步突破。