买房时，你最关心什么？地段、价格，当然还有户型图！一个合理的户型图能让小空间住出大格局，让生活动线流畅舒适。在复杂的集成电路（IC）设计中，也存在着一张至关重要的“户型图”，它就是我们今天要科普的主角——Floorplan，中文译作布局规划或布图规划。

    在复杂的超大规模集成电路（VLSI）设计流程中，设计者需要将抽象的硬件描述语言（RTL）最终转化为实际的物理版图。这一转变过程的核心环节，便是物理设计（Physical Design）。而物理设计的第一步，也是对芯片最终性能、功耗、面积（PPA）影响最深远的一步，就是Floorplan。

    Floorplan 不仅仅是简单地将模块“排排坐”，它是在芯片制造开始前，对整个芯片物理空间进行的一次高层次、全局性的资源分配与约束定义。这一阶段的决策，将直接决定后续的放置（Placement）和布线（Routing）工作能否顺利收敛，并最终决定产品能否达到预期的技术指标。

一、Floorplan 的核心要素与约束

    Floorplan 的目标是为设计中的所有主要组件确定一个最优的相对位置和尺寸。这些组件主要包括：

1. 宏单元放置（Macro Placement）

    宏单元（Macros）通常指预先设计好的、具有固定形状和尺寸的大型功能模块，如 SRAM/DRAM 存储器、PLL（锁相环）、ADC/DAC 等 IP 核。宏单元的放置是 Floorplan 的首要任务，因为它占据了芯片面积的很大一部分，且对时序（Timing）和布线拥塞（Routing Congestion）影响巨大。

宏单元放置需注意：

•时序约束： 关键路径上的宏单元应尽可能靠近，以缩短信号传输延迟。

•拥塞约束： 宏单元之间需要预留足够的布线通道，避免形成布线瓶颈。

•电源约束： 宏单元（尤其是存储器）通常是高功耗区域，其电源引脚应靠近电源网络的主干。

2. 电源网络规划（Power Planning）

    Floorplan 阶段必须同时规划电源/地网络（Power/Ground Network），包括电源环（Power Rings）和电源条（Power Stripes）。电源网络的合理设计是保证芯片信号完整性（Signal Integrity）和功耗稳定的关键。

电源网络规划注意事项： 

•IR 压降（IR Drop）： 不合理的电源网络会导致电阻过大，在高电流需求时产生电压下降（IR Drop），从而导致逻辑错误或时序违例。

•去耦电容（Decoupling Capacitors, Decaps）： 需要预留空间并插入 Decaps，以应对瞬时电流需求，抑制电源噪声。

3. I/O 与引脚布局（I/O and Pin Placement）

    I/O 引脚（Pads）是芯片与外部世界的接口，它们的位置受到封装（Package）要求的严格限制。

I/O 与引脚布局注意事项：

•Pad Ring： I/O Pads 通常环绕在芯片核心区域的四周，形成 I/O 环。

•Pin Assignment： 模块的输入/输出引脚（Ports）在 Floorplan 阶段确定其在边界上的大致位置，这直接影响到连线长度和布线难度。

4. 核心区域与布线密度（Core Area and Routing Density）

    Floorplan 确定了核心区域（Core Area）的尺寸和形状，以及标准单元（Standard Cells）的放置区域。设计者需要通过调整核心区域的宽高比（Aspect Ratio）来优化整体布线效率。

注意事项：

•布线通道（Channel）： 宏单元之间预留的用于标准单元连线的空间。

•密度控制： 确保标准单元的放置密度均匀，避免局部密度过高导致的布线拥塞。

二、Floorplan 对 PPA 的量化影响

    Floorplan 是实现PPA（Performance, Power, Area）目标的关键杠杆。其影响的逻辑关系如图所示：

1. 性能（Performance）

性能主要由芯片的最高工作频率决定，这直接与时序收敛（Timing Closure）相关。

2. 功耗（Power）

功耗包括动态功耗和静态功耗。Floorplan 主要通过以下方式影响功耗：

•动态功耗： 连线长度的缩短可以减少寄生电容（C），从而降低动态功耗。

•IR Drop： 良好的电源网络规划能减少 IR Drop，允许设计者在不牺牲可靠性的前提下，适当降低供电电压（V），实现功耗的大幅优化。

3. 面积（Area）

面积决定了芯片的制造成本。Floorplan 通过以下方式优化面积：

•紧凑布局： 最小化模块之间的空白区域，尤其是在 Pad-limited 设计中。

•规则化： 采用矩形或规则形状的模块，有利于紧密堆叠和高效布线。

结论

    Floorplan 是芯片物理设计中的战略决策点。它不仅仅是一张“户型图”，更是一份决定芯片PPA 三重约束能否平衡的工程蓝图。一个成功的 Floorplan 能够为后续的物理实现奠定坚实的基础，是高性能、低功耗芯片得以诞生的先决条件。对于 VLSI 设计工程师而言，Floorplan 的艺术和科学，是其专业能力的核心体现。