【推荐】平面 CMOS 工艺的基础知识（上）- SMT行业之家-优秀的源头厂家交易网

【推荐】平面 CMOS 工艺的基础知识（上）

2024年07月16日 09:32 浏览：115 来源：小萍子

引言

将用三篇推文（上、中、下）来回顾下平面型晶体管器件结构的 FEOL（前道工序）、MOL（中间工序）和 BEOL（后道工序）工艺。请注意，平面方法适用于 22nm 和更大的工艺节点，而 14nm 和更小的工艺节点通常使用三维立体结构。

典型的 2D 平面晶体管制造步骤如图1所示。CMOS 器件通常在 p 型 <100> 硅衬底上制造，该衬底有 p 型外延层，器件在其上形成。外延层是通过热处理工艺将二氯氢硅或三氯氢硅在 1200°C 左右与氢气发生反应，并在硅衬底上生长硅单晶层。

▲图1. p型外延硅晶圆

一、前道工序

1.1 衬垫层和氮化硅

CMOS工艺的第一步是在经过氢钝化的外延层顶部形成一个二氧化硅衬垫层（见图2）。氧化物减少了由晶圆与随后的氮化硅层之间的应力所产生的任何晶体位错。衬垫层（Pad Oxide）必须具有高电阻率（>1020 Ohm-cm）、高能带隙（~9 eV）和高击穿场强（>10MV/cm）。此外，它们对 HF 具有高度刻蚀选择性，是器件制造中的理想特性。氧化物的厚度为 10~50 nm，通常使用干氧化工艺生长。接下来，在衬垫层上再沉积一层氮化硅。该层是在工艺后期充当化学机械抛光（CMP）步骤的停止层。氮化硅薄膜可以使用低压化学气相沉积（LPCVD）工艺沉积。

▲图2. 衬垫层和氮化硅的沉积

1.2 浅槽隔离

在 CMOS 器件中，填充介电绝缘体的浅沟槽用于电气隔离 NMOS 和 PMOS 的有源区域。氮化硅层使用光刻工艺进行图案化。

光刻的第一步是沉积一层光刻胶。光刻胶是一种光敏有机材料，在暴露于适当波长的光后，它们会更多地（正胶）或更少（负胶）溶解于选定的溶剂。光刻胶使用一种称为旋涂的工艺进行应用。晶圆以高角速度（5000 rpm）旋转，同时将光刻胶的粘性液体溶液注入到中心。离心力会将光刻胶溶液驱动到边缘，并在上面沉积一层厚度非常均匀的光刻胶涂层。该层的目标厚度因 CMOS 工艺而异。

在光刻胶层形成之后，要在高温下进行“软烘烤”，以去除溶解光刻胶的溶剂。一旦光刻胶层干燥，就使用光曝光对其进行图案化。通常，CMOS 工艺使用紫外光（UV），并使用称为“步进器”的工具进行步进和重复图案化。曝光后，带有光刻胶的晶圆需要再次进行烘烤，进一步硬化留在未曝光区域的光刻胶层。接下来，进行显影步骤，该步骤会溶解曝光区域中的光刻胶，从而按照掩模在氮化硅层上形成所需的图案。

▲图3. 浅槽刻蚀工艺

一旦形成了掩模，就可以创建隔离沟槽（见图3）。这是通过刻蚀沟槽到硅衬底中，然后沉积二氧化硅来回填沟槽。晶圆（含光刻胶及下方氮化硅）首先进行等离子刻蚀工艺，以去除那些未被光刻胶覆盖的区域（氮化硅、衬底层和外延层）中的材料，从而形成沟槽。

我们需要一系列的等离子体化学来刻蚀这些不同的材料。氮化硅层使用氟蚀刻去除，该蚀刻使用六氟化硫作为氟源。衬底层同样使用氟蚀刻去除，但使用四氟化碳作为氟源。最后，使用二氟乙烯和六氟化硫的混合物作为氟源，去除外延层中的硅。造成这些不同化学成分的原因在于，需要优化每个去除层的蚀刻速率和蚀刻方向性。

沟槽形成后，使用等离子体“剥离”工艺（也称灰化）去除光刻胶层，然后进行湿法清洗工艺。随后二氧化硅沟槽填充步骤使用高密度等离子体化学气相沉积（HDP-CVD）工艺和有机硅（TEOS）与臭氧反应。可流动化学气相沉积（FCVD）工艺可用于 14nm 以上的工艺节点，取代 TEOS 氧化物沟槽填充。

▲图4. 化学机械抛光

浅槽隔离工艺的最后一步是化学机械抛光（CMP），以建立适合进一步加工的光滑、平坦的表面（见图4）。氮化硅层充当“停止层”，并防止浅槽中氧化物被过度去除。在 CMP 之后，在 140°C 下使用磷酸去除剩余的氮化硅，并使用氢氟酸去除衬垫层，最后使用干热氧化工艺在暴露的硅表面上生长出一层新的氧化物。