当我们谈论半导体工艺节点，例如“7nm工艺”或“5nm工艺”时，其名称中的数字常常被非正式地称为该工艺的“特征尺寸”。这个特征尺寸在历史上大致对应于该工艺所能实现的最小栅极线条宽度或最小沟道长度。我们通过图1的晶体管电路版图来理解这几个尺寸的定义：其中，图片最外层的蓝灰色区域表示硅晶圆衬底，在典型的电路版图（Layout）中，衬底通常不会画出来，或者用一个区域表示。浅绿色范围内是场效应晶体管，黄色范围内是源极（Source）、漏极（Drain），红色表示栅极线条（G）。栅极线条的宽度用W表示，是芯片中最窄的线条，它的宽度代表了芯片制造工艺的精细化程度，通常也被称之为芯片的特征尺寸。另外还有一个晶体管的沟道长度（L）的概念，而栅极线条的物理宽度通常被设计得与沟道长度非常接近，有时甚至在某些语境下被近似等同看待。
在早期平面工艺（1997年前），这个近似关系成立。但在FinFET（约22nm节点后）和GAA等三维结构晶体管中：
总之，特征尺寸是衡量半导体制造技术水平先进程度的一个标志性指标。芯片特征尺寸越小、表明芯片集成度越高、功耗越低，性能也就越好。早期芯片设计还涉及到一个节距（pitch）的概念，指的是芯片同一层中相邻两条相同特征（如同为栅极线条或互连线） 中心线之间的距离。半节距（Half Pitch）则是节距的一半。需要注意的是，但在实际的复杂版图中，线条宽度和间距可以不同，节距是相邻相同特征中心线之间的距离，不一定是2倍线宽。半节距更不一定等于线宽W。节距决定了单位面积内能容纳多少个晶体管或多少条互连线。一个更小的节距意味着更高的元件排布密度。聊完这些尺寸的概念，我们再来简单说说芯片工艺节点的命名，如标注7nm、5nm这些工艺节点最早是参考了晶体管上栅极的实际长度，或者两个栅极之间距离的一半（也就是上面我们说到的半间距）。不过，这种实打实的对应关系，在1997年之后就已经不存在了。虽然之后好几代工艺的命名还挂着“半间距”的名头，但其实这些数字早就跟芯片上真实的栅极长度、半间距没啥实际联系了。
为了反映这种变化，行业组织如ITRS（国际半导体技术发展路线图）提出了‘等效扩展’（Equivalent Scaling）的概念。尽管节点名称不依赖于任何特征尺寸，并且某些特征尺寸已停止缩小，但半导体制造商仍在寻找改善关键指标的方法。
