一、什么是芯片“减薄”?
“减薄”,也叫 Back Grinding(BG),是将晶圆(Wafer)背面研磨至目标厚度的工艺步骤。这个过程通常发生在芯片完成前端电路制造、被切割前(即晶圆仍然整体时),是连接芯片制造和封装之间的桥梁。
芯片制造完成后,晶圆厚度一般较大(约700-800微米)。如果不减薄:
在封装过程中占用体积大,不利于芯片轻薄化、小型化;
封装完成后不能满足终端产品对厚度或热性能的要求;
多芯片叠层封装(如3D封装)将变得困难。
所以,减薄的目的就是让芯片更薄、更适应封装和系统集成的需求。
目的:快速将晶圆从原始厚度削减到接近目标厚度,比如从775μm减到300μm;
特点:采用较粗的研磨轮,去除效率高,但研磨过程中会在晶圆背面形成明显的应力层或损伤层;
潜在风险:应力积累、硅粉残留导致后续破片。
目的:进一步减薄至最终目标厚度(如100-300μm),同时去除粗磨过程中形成的损伤层(约1~2μm);
工具:使用粒径更小、精度更高的研磨轮;
关键点:保证晶圆表面平整性,并尽可能少引入新损伤。
必须步骤:在粗磨、细磨过程中会产生大量硅粉,若不及时清洗,会残留在晶圆表面或边缘;
使用材料:高纯水(DI水)+表面活性剂,去除残留物,防止后续封装时污染或损坏芯片;
目标:确保晶圆洁净,提高后段良率。
晶圆破片风险
晶圆越薄,越脆,易碎;
必须控制研磨均匀性、压力、温度及设备平整度,避免在研磨中产生“隐裂”。
翘曲问题(Wafer Warpage)
减薄后,晶圆可能因为应力不均而翘曲,影响贴膜、切割和封装;
工艺需优化后段支撑或临时粘贴材料。
良率控制
研磨造成的微裂纹若未完全去除,芯片在后续切割或装配中可能碎裂,影响良率。
在减薄完成后:
晶圆通常会被贴膜(Back Grinding Tape)保护;
之后进入切割(Dicing)阶段,将晶圆分割成一个个单颗芯片;
然后进入封装(如BGA、QFN、WLCSP等)。
比如我们做一款手机SoC芯片:
设计要求厚度控制在0.3mm以内;
芯片电路完成后晶圆厚度约为775μm;
通过粗磨减至350μm,再细磨至280μm;
清洗干净后进入后续切割和封装。
封装中的“减薄”并非简单的削薄过程,而是一个 涉及机械、材料、热力学等多个学科的复杂工艺。其成败直接影响芯片的机械稳定性、可靠性与最终产品的尺寸设计。一个高质量的减薄过程是实现高良率、高可靠性的高端芯片封装的基础。