一、光通信技术的发展

信息技术的发展推动着人类信息社会的进步。从烽火传递到快马驿站，从无线电报到有线电话，人们朝着更快、更便捷、信息容量更大通信方式发展。

1966年，高锟（Charles K Kao）博士提出了低损耗光纤理论，为光纤通信(以光为媒介传递信息)提供了可能。

光纤通信具有带宽大、损耗低、距离长、容量大、抗电磁干扰等诸多优点。随着低损耗光纤和半导体激光器的蓬勃发展，光纤逐渐取代铜线、无线等许多传统传输方式，成为数字通信的最主要技术。

20世纪90年代初期，随着掺铒光纤放大器（Erbium-doped Fiber Amplifier，EDFA），波分复用器（Wavelength Division Multiplexing，WDM）等技术的发明，使得光中继的长距离高速传输成为可能，通过增加传输的信道数，传输容量呈现爆炸性增长。

在长距离广域网（Wide Area Networks, WANs）、城域网（Metro Area Networks，MANs）中，光纤通信得到了迅速应用并占据了主导地位，并随着光通信技术的发展和通信速率的需求不断增加，光纤通信逐渐在更短的距离通信网络，如局域网（Local Area Networks，LANs）、接入网（Access Networks，ANs）中也得到了应用。光纤到户（Fiber-to-the-home，FTTH）的技术也已经在世界范围得到了普及。

面向数据中心应用的高速光发射芯片在 ChatGPT、大数据、人工智能、工业互联网等新兴应用的推动下，到2025年，全球数据流量将达到175 Zettabyte。

一方面，在短距离通信中，通信容量需要进一步的提升，而产生的功耗需要进一步的降低。另一方面，微电子器件的加工精度的不断提高，使得互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）工艺的特征尺寸进一步减小，逐渐达到了电子传输的物理极限，从而阻止进一步提高通信速度（单通道电互联速率<25Gb/s）。因此以光互联取代电互联，进一步提高通信带宽成为大势所趋。

为了满足日益增长的流量需求，数据中心(data center)的光收发模块预计将提供800 Gbit/s 或更高速率的传输容量。

根据数据中心的架构不同，不同节点间的传输距离和速率要求也不相同。

二、数据中心架构简介

下图是数据中心架构和应用场景图。

叶脊架构(Spline-leaf)适应于数据中心的发展趋势,它分为机柜层、Leaf 层、Spline层。

机柜层的作用是放置服务器(Server),  服务器之间通过顶层交换机(Top of Rack, ToR)互联。机柜层是网络架构的最底层结构，所要求的传输带宽为 200G，传输距离为4~20 m。

Leaf 层由叶交换机构成，作用是分别和 ToR 交换机和 Spline 交换机互连。

Leaf 层是呈上启下的一层，Leaf 层和 ToR 的传输速率要求是800G，传输距离为 100 m (SR)左右。

Spline 层是数据中心的最顶层结构，一是实现数据内部 Spline-Leaf 层的互连，其传输带宽为 800G，传输距离为 2km (FR)；二是实现数据中心间(Inter-Data Center, DCI)的互连，其传输距离为 80~120 km (ZR)，一般采用密集波分复用技术或相干光模块。

在过去的几十年里，硅光子学已经成为一种颠覆性的光电子技术，可以满足数据中心对日益增长的带宽密度、集成度和能量效率的需求。

三、光子集成芯片材料分类

与电子集成芯片类似，光子集成芯片（Photonic Integrated Circuits，PICs）可以在片上制备复杂的光学网络系统，可以高度集成化芯片制备，CMOS兼容工艺保证了大容量的批量生产，降低了芯片的制造成本。

光子集成芯片避免了自由空间光路器件的对准、封装的问题，极大的提高了系统的稳定性，并且有利于大规模生产。然而时至今日，光子集成芯片也没有得到像微电子那样的迅猛发展，其原因是用于制备光子集成芯片的材料众多，始终没有形成一套统一的标准定义光子集成芯片，目前主流的一些材料平台包括硅光子（Silicon Photonics，SiPh）平台、磷化铟（Indium Phosphide，InP）、铌酸锂（ LiNiO3 ）平台、二氧化硅平面光波导（ Planar Lightwave Circuits，PLC）平台和聚合物平面光波导平台。

硅光子平台是以硅作为波导的芯层，其折射率约为 3.48（1.55μm），由于芯包折射率差较大，硅波导的尺寸非常紧凑，弯曲半径也可以达到几十个微米甚至几个微米，工艺与微电子CMOS工艺完全兼容，因此非常有利于实现大规模集成和大容量的生产。但是硅是间接带隙半导体材料，无法实现光子自发辐射，因此无法实现光源和光放大器的功能。另外硅是中心对称的晶体结构，不具有线性电光效应（Poclels 效应），无法实现高速电光调制器。最后硅材料在通信波段的光吸收率很低，因此也无法实现高效率的光电探测器的制备。

磷化铟是具有代表性的一种Ⅲ-Ⅴ族材料，是一种直接带隙半导体，可以实现激光器、高速调制器、探测器和光放大器的制备。

但是磷化铟平台的波导芯层和包层的折射率差值小，导致器件的尺寸和弯曲半径都很大，并且与 CMOS工艺不兼容，导致制作成本高，不利于实现大规模集成。

铌酸锂经常用于调制器的制备，现在常用的是铌酸锂晶体，利用其固有的线性电光效应，实现电光调制，这种调制器需要较长的调制臂来实现较低的半波电压，因此结构很大，长度通常在10cm 量级，这非常不利于集成，近些年实现的绝缘体上铌酸锂可以解决集成度的问题，但是现阶段的加工工艺还是比较复杂的，成本也过高。 

二氧化硅平面光波导器件是现在唯一实现了商用的材料平台，二氧化硅光波导的芯层和包层的折射率差很小，波导尺寸很大，可以实现极低的传输损耗，与单模光纤可以实现高效耦合，但是二氧化硅的热光系数很低（1.19×10-5/K），并且不具有电光效应，因此无法实现高效调谐。 

聚合物平面光波导是以聚合物材料作为波导芯层和包层的一种光子集成芯片，以SU8为例，它的热光系数为-1.86×10-4/K，因此用来做热光器件的功耗很低。特别的聚合物具有可以自主合成的特点，可以实现多种功能的集成，包括电光特性、放大、生物传感等，是一种极具潜力的光子芯片平台。

总之，每种材料平台均有自己的优缺点，无法满足光子集成芯片在光源、无源器件、调制器、探测器的所有需求，为了实现所有功能的集成混合集成将是一个解决方案。

四、硅光调制器的制备过程简介

大多数代工厂提供三种不同类型的芯片制造服务，即多项目晶圆(multi-project wafer, MPW)、定制服务和批量生产。

MPW 是许多设计者可以共享相同掩模板和制造工艺的服务，制造成本也由设计者共同分担。

下图是新加坡AMF 公司提供的硅光子平台的工艺截面图。

基于 200 mm CMOS 标准工艺，硅衬底的厚度约为 750 µm，衬底的电阻率大于 750 Ω-cm，氧化物埋层(buried oxide, BOX)的厚度为 3 µm，顶层硅的厚度为 220 nm。

第一次刻蚀深度为70 nm，目的是进行光栅耦合器的制作；第二次继续刻蚀 60 nm，剩下厚度为 90 nm 的平板，目的是进行脊波导的制作。

在完成光栅耦合器、波导的定义以及刻蚀后，依次进行 P++、N++、P+、N+、P、N 区域的离子注入，其中 P型掺杂和 N 型掺杂离子分别是硼(Boron)和磷(Phosphorus)。

接下来进行金属镀层的工艺，以形成和平板区 N++和 P++的欧姆接触。P++和 N++由第一个通孔(Via 1)和第一层金属(Metal 1)连接，Via 1 的高度约为 600 nm，Metal 1 的厚度约为 750 nm。

Metal 1 和第二层金属(Metal 2)通过第二个通孔连接(Via 2)，Via 1 的高度约为 1310 nm，Metal 1 的厚度约为 2000 nm。Metal 1 和 Metal 2 的材料均为铝。

根据 AMF 的设计手册，完成了硅基电光调制器的设计与制备，下图(a)-(b)是制备完成的 DD-MZM 和 SPP-MZM 的显微镜照片。

调制器行波电极的末端集成了以 TiN 为材质的匹配电阻，设计阻值约为 35 Ω。调制臂长度为 2 mm，并采用非对称 MZM 的结构，通过调谐波长来控制调制器的偏置点，后续可改为对称的 MZM 来克服非对称 MZM 的波长敏感性。

五、硅光技术的封装技术

近些年，光子集成芯片在功能和规模上都得到了迅猛的发展，然而受限于材料种类单一，光刻尺寸有限，二维的集成光子芯片已经不能满足人们对芯片集成化和光子芯片规模 IO 个数的需求。

为了实现更大规模、更多端口的光子集成芯片，实现更为复杂的功能集成，研究者们在三维光子集成芯片上开展了大量的研究工作。

最初是在集成电路中实现三维集成，在多层的电路中，每层之间通过硅通孔（Through-Silicon-Vias, TSVs）实现层间的连接，提高走线的灵活性，降低由于走线过长引入的功耗、延时、噪声等问题，实现了通信容量带宽的增加。

类似的，在光子集成芯片领域，可以引入光通孔（Through-Silicon-Optical-Via, TSOV），即硅光层间通孔，类似硅通孔，实现多层光子芯片的连接，提高单位面积光子器件的个数，即集成度。

额外的好处是，相比层内的波导交叉，由于光学的物理隔离，在层间，波导交叉展现出极低的损耗和极低的串扰。

下图是一种三维集成的光学相控阵列，光学相控阵列的芯片分为两个部分制备，光芯片在 220nm厚的 SOI 片上制备，电芯片在 65nm 厚的裸片上制备，然后经过晶圆键合，实现两者的集成，再经过通孔工艺，实现电路芯片对光路芯片的控制，这种工艺方式可以将两套完全不同的工艺分开制备，降低了单片集成的工艺复杂性，提高了制备效率，降低了工艺成本，这对产品的推向市场是有很大帮助的。

晶圆键合还可以实现不同材料之间的异质集成，最常见的是Ⅲ-Ⅴ族光芯片与 SOI/SiN 晶圆的键合，用于实现片上高质量光源的制备。

由于调制器、信号完整性和集成度的限制，基于板载光学(on-board optics, OBO)的可插拔光模块将在1.6T之后将会达到技术瓶颈。

在1.6T以后，最被业内看好的方案是共封装光学(co-packaged optics, CPO)技术。

CPO 技术是将核心的交换芯片(application-specific integrated circuits, ASIC)与光子引擎在同一个载体上通过中介层(interposer)进行高速协同封装。

CPO 大大缩短了光子引擎到 ASIC 芯片的距离，减小了链路损耗。