AI 浪潮下，算力和存储需求迫切。AI芯片更强算力和更多内存的需求。

而提升这类芯片与算力性能的重要路径之一：先进封装。

上周在复盘先进封装的发展史时，T姐提了后续争取补上目前先进封装在需求与供给侧的市场现状。

此推文来填自己挖的“坑”。梳理些目前先进封装的市场现状、主要玩家以及挑战与风险。

先进封装布局方面，全球领先企业以 “大技术平台”+“高端先进技术突破”引领趋势。

按地区来看，中国台湾与美国的先进封装玩家占有全球超过 60%的市场份额。

从工艺上来说，先进封装处于前道晶圆制造与后道封测之间的交叉区域，前道和后道的玩家参与其中。

从玩家结构来看，已形成“高端工艺”由 IDM与Foundry占据领先优势，中端先进封装放量靠 “OSAT”的鲜明分层。

大陆头部先进封装厂商已形成产业化能力，以平台化策略切入丰富的应用场景，高端先进封装服务亟待突破放量。

全球领先玩家在高端先进封装技术布局（2.5D/3D封装）

TSMC台积电(Foundry)‌

技术路线：打造 3D Fabric 技术平台，包含前端 SoIC(系统级集成芯片，3D 垂直堆叠)，后端 CoWoS 和 InFO(集成扇出型封装，2.5D 封装)。

Y25年CoWoS产能占全球70%以上，主要服务英伟达、AMD等AI芯片客户‌。

TSMC正大幅扩张产能，预计Y26年将达到9万~11万片/月。

市场地位：全球先进封装市场份额达35%，3D Fabric平台支持Chiplet异构集成，良率超90%。

ASE日月光(OAST)‌

技术布局：推出 VIPack 先进封装平台，以 3D 异质整合为关键技术的先进互联技术解决方案。

包含基于高密度 RDL 封装、基于硅通孔(TSV)的 2.5D/3D IC以及光电共封装。

2025年营收中先进封装占比提升至45%，客户包括苹果、高通‌。

产能扩张：马来西亚新厂聚焦HBM存储封装，月产能达5万片12英寸晶圆‌

Samsung‌三星电子(IDM)‌

垂直整合：推出 HIT 技术平台，整合 2.5D、3D 封装技术及异构集成方案。

包括 I-Cube(2.5D 封装，并行放置多个芯片)、H-Cube (2.5D 封装，支持逻辑、存储与其他芯片混合封装)、X-Cube(3D 封装，垂直堆叠用于HBM3E生产)。

Y25年HBM市占率目标30%。

先进封装产线2025展望

YMTC长江存储(IDM)

推出晶栈 Xtacking 架构( 将混合键合应用于 3D NAND，独具特色的技术路线)。

据 SEMI，三星从第十代开始使用长江存储的专利技术，特别是在新的先进封装技术“混合键合”方面。

SMIC中芯国际(Foundry，晶圆代工+封测外包)

提供从晶圆生产制造到单颗芯片封测服务。

晶圆凸块(Bumping)，晶圆级尺寸封装(Wafer Level Package)，芯片级尺寸封装(Chip Scale Package)及多种封装形式(Conventional Package)，晶圆和芯片测试服务(Testing)，彩色滤光膜(On-chip Color Filterand Micro Lens.)等。

对于 CoWoS 等 2.5D 封装，国内的中介层基本由 SMIC 制造，再交由 OSAT 完成 WoS 封测，SMIC 是高端先进封装中的关键一环。

SJSEMI盛合晶微(晶圆代工+封测)

提供晶圆级封装(WLP)和芯粒多芯片集成封装等全流程的先进封测服务。

推出 SmartPoser 技术平台实现多芯片(有源/无源)的高密度、高可靠性三维堆叠。目标月产8万片金属 Bump及1.6万片三维封装。

该技术技术包括高密度RDL、垂直铜柱互连(TIV)和晶圆级集成。

该技术平台衍生出了多个具体技术方案，包括SmartPoser-HD (高密度三维集成技术，适用于移动计算、高性能计算HPC等场景)、3DFO(三维扇出封装，晶圆级系统集成技术，支持更复杂的多芯片堆叠)。

SmartAiP是基于SmartPoser技术平台的5G毫米波天线集成方案，专注于解决5G通信中天线芯片与射频前端的集成问题。

据 Yole，盛合晶微是全球封测行业Y23 年收入增长最高的企业。

据CIC灼识咨询《全球先进封装行业研究报告》统计，盛合晶微12英寸中段凸块 Bumping 加工产能N0.1，12英寸WLCSP市场占有率第一，独立CP晶圆测试收入规模第一。

大陆高端封测产线简述

JCET长电科技(OAST)‌

技术能力：全球OSAT排名第三，HBM封装良率突破99%，CoWoS-R技术国内领先，Y25年上半年营收186亿元(+20.14%)‌。

拥有多项行业领先的技术，包括SP(系统级封装)、FC(倒装)、WLCSP(晶圆片级芯片规模封装)、2.5D/3D、Bumping(凸块)、MEMS和PoP(堆叠封装)等。

面向Chiplet的高密度多维异构集成技术平台XDFOI，实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3 DChiplet集成技术。

投资百亿推进晶圆级微系统集成项目，一期规划年产60亿颗高端封装芯片。

客户结构：英伟达H100供应链核心供应商，国产GPU厂商首选合作伙伴‌。

TFME‌通富微电(OAST)‌

特色技术：Chiplet领域实现5nm工艺量产，AMD核心封装服务商，东南亚基地承接美国AI芯片转单‌。

市场表现：Y25年车规级封装营收增长40%，激光雷达封装市占率国内第一。

HT Tech华天科技(OAST)‌

车规优势：特斯拉、比亚迪车载CIS主供商，车规级认证体系完整，2025年SiP封装产能提升50%。

FHEC甬矽电子(OSAT)

黑马企业：Y25年异军突起，Bumping技术突破7nm制程，获联发科5G芯片订单‌。

积极布局基于Chiplet的先进HDFO、2.5D、3D等晶圆级封装技术，成功开发多芯片扇出异构集成封装(Multi-Chip High Density Fan-Out,HDFO)技术。

FHBSAP技术平台涵盖RWLP系列(晶圆级重构封装，Fan-out扇出封装)、HCOS系列(2.SD晶圆级/基板上异构封装)、Vertical系列(晶圆级垂直芯片堆栈封装)等，精准适配Fn-out(FO)、2.5D/3D先进晶圆级封装等多元化先进封装技术需求。

ChipMore欣中科技(OAST)‌

在显示驱动芯片领域覆盖金凸块制造、覆晶封装(COG、COP、COF)等主要工艺环节。

在非显示驱动芯片领域具备从凸块制造到后段封装的全制程扇入型晶圆级芯片尺寸封装(Fan-in WLCSP)技术能力。

JCAP晶方科技(OAST)‌

CIS封装龙头：全球图像传感器封装市占率25%，TSV技术适配AI视觉芯片‌。

以晶圆级封装(WLCSP)为核心，应用于影像传感芯片、环境感应芯片等多个领域。

汇成股份(OAST)‌

以凸块(Bumping)制造为核心，整合晶圆测试(CP)、玻璃覆晶封装(COG)和薄膜覆晶封装(COF),形成显示驱动芯片全制程封装平台。

封测产业是中国大陆在半导体产业链中的强势环节，在规模与技术能力方面与世界先进水平较接近。

从市场份额看，中国大陆领先的先进封装厂商在中高端市场已具备一定竞争力，在2.5D/3D和FO封装领域仍存在突破空间。

(1)全球整体市场趋势‌

根据Yole数据，Y24年全球先进封装市场规模达460亿美元，同比增长19%，预计Y30年将突破794亿美元，Y24-Y30年复合年增长率(CAGR)为9.5%。‌

Y23年先进封装各细分技术平台市场空间(亿美元)与份额(%) 

通信与基础设施是增长最快的细分市场，CAGR达14.9%；得益于AI加速器、GPU与Chiplet架构需求‌。

移动与消费电子仍为最大市场，占Y24年营收的约70%‌。

生成式AI推动专用芯片(如GPU/TPU)市场规模Y25年预计达1500亿美元，Y27年或突破4000亿美元‌。

高性能计算(HPC)和自动驾驶对3D堆叠封装(CAGR 18%)需求显著，Y26年市场规模将达73.67亿美元。‌

Chiplet技术在2035年全球市场规模预计达570亿美元。

HBM(高带宽存储)成为AI服务器标配，预计Y25年市场规模达300亿美元。‌‌

先进封装晶圆片数(千片/年，等效12寸，Y23-Y29E)

先进封装各细分市场规模预测(亿美元，Y22-Y29E)

(2)技术驱动因素‌

AI与HPC需求推动2.5D/3D封装占比提升，Chiplet技术加速生态标准化，FOPLP或成低成本替代方案。‌

--中介层材料多元化：硅基(高性能)、玻璃基(低成本)并行发展‌。

--异构集成：实现工艺解耦(如5nm计算芯粒+14nm I/O芯粒)，通过多芯粒设计降低成本(如AMD方案降低40%)；设计周期缩短6-12个月。‌

--标准化进程：UCIe联盟推动芯粒互联接口统一，加速生态构建‌‌

PS: 区域市场差异

Y24年市场规模接近1000亿元，Y25年预计突破1100亿元，年复合增长率超12%‌。

国产化率提升至30%，但高端技术(如CoWoS)仍依赖TSMC。

政策支持：国家大基金三期重点扶持先进封装国产化，渗透率Y25年将达41%‌。

市场‌集中度‌：台积电、日月光、长电科技等6家企业占据全球80%先进封装市场份额‌。

以AI和高性能计算为核心驱动力，英伟达H100/H200主导数据中心市场‌。

美国《芯片与科学法案》推动供应链本地化，倒装芯片(Flip Chip)技术成为主流。

（1）供应链安全与生态壁垒‌

1.关键设备与材料依赖‌

光刻机、刻蚀机等设备仍由ASML、应用材料等国际厂商主导，国产设备在精度和稳定性上存在差距‌。

高带宽存储器(HBM)封装技术被三星、SK海力士垄断，美国出口限制加剧供应链风险‌。

美国对HBM存储器出口限制导致价格季度环比上涨15%，国产HBM技术亟待突破‌。

2.‌标准化与生态建设滞后‌

Chiplet技术需统一接口标准(如UCIe)，但国际联盟主导权在台积电、英特尔等企业手中，国内参与度低‌。

7nm以下工艺依赖TSMC，自主EDA工具覆盖率不足30%‌。

英伟达CUDA生态拥有300万开发者，国产AI芯片框架适配成本高出国际水平40%‌。

3.本土高端先进封装产能释放不及预期

高端先进封装的对工艺良率提出极高要求，以采用CoWoS封装的AI芯片为例。

封装环节的缺陷或直接导致包含 HBM 在内高价值器件的整体报废，造成较大成本损失。

若关键工艺环节的良率提升缓慢，可能限制高端先进封装产能释放，从而影响产业链发展。

4.AI 产业发展不及预期

先进封装作为 AI 产业的底层支持环节，其市场依赖 AI 产业的演进。

若 AI 行业发展不及预期，可能会导致先进封装市场需求减弱，从而影响上游材料等产业链环节发展。

（2）技术壁垒

1.热管理与机械应力问题

--高密度堆叠导致热密度激增，硅中介层散热效率降低，晶格失配引发翘曲，可能造成互连结构失效或性能下降‌。

--异构芯片材料热膨胀系数(CTE)差异大，温度变化时易产生应力，导致芯片开裂、分层或互连故障‌。

回流焊等制造环节中，温度曲线变化与材料CTE不匹配会引发内部应力，影响导线电阻和晶体管阈值电压等关键参数

2.技术复杂度与成本压力

--多芯片集成需优化走线密度与架构，不同工艺节点的芯粒(Chiplet)协同设计难度大，验证周期延长‌。

--混合键合(Hybrid Bonding)等工艺要求互连间距<10μm，对设备精度和材料一致性要求极高‌。

--‌制造成本高‌: 3D封装中TSV(硅通孔)工艺涉及深硅刻蚀、电镀填充等复杂步骤，设备投入和良率控制成本显著增加‌。

先进封装材料(如玻璃基板、碳化硅散热片)依赖进口，国产化率不足30%，推高整体成本。

制造和封测的供给短缺是当前国产 AI 产业的核心矛盾，关注本土高端先进封装切入机会。

重视本土厂商高端封测产线良率和产能利用率提升，带来的估值、盈利能力提升机会。‌‌